Verilog interview question. Draw the waveform for the code snippet

  initial begin

    #5 clk = 0;

        forever clk = ~clk ;

        end

initial begin

    rst=1;

    repeat(3)

        @ (negedge clk);

            rst=0;

            end

*********************************solution******************************